OPERA：LLM智能体完成CMOS运放从规格到版图设计

研究者提出 OPERA（OPamp design by an Expert-taught Reasoning Agent），让通用 LLM 智能体在开源工具下完成 CMOS 运放从指标到后版图签核的设计。据 2026 年 10 月 30 日 arXiv Artificial Intelligence 的报道，设计者先教授 gm/ID 方法，智能体再学习 gLayout 框架与版图实践，并编写可复用的版图生成器。在 SKY130 工艺下，该智能体设计了一个共享的 constant-gm 偏置和六个运放（5T、folded-cascode 与 telescopic OTA；Miller、folded-cascode 与 telescopic 两级结构），目标为 fun ≥ 50 MHz、PM ≥ 60 度、1 pF 负载下 SR 25 V/μs、最小直流增益 30 至 60 dB。报道称六个版图均通过 DRC 且 LVS 匹配，其提取网表在全部 15 个 PVT 角下满足所有指标（fun ≥ 53.7 MHz、PM ≥ 62.1 度、SR ≥ 27.9 V/μs），基准网表已公开。目前进展限于该报道所述的设计与验证结果。

AI 根据报道生成 · 2 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。